

Title	種結晶層を用いた低温結晶化シリコン薄膜の粒径制御
Author(s)	堀田, 將
Citation	科学研究費補助金研究成果報告書: 1-5
Issue Date	2012-05-07
Type	Research Paper
Text version	publisher
URL	http://hdl.handle.net/10119/10593
Rights	
Description	研究種目: 基盤研究 (C), 研究期間: 2009 ~ 2011, 課題番号: 21560324, 研究者番号: 60199552, 研究分野: 電子デバイス, 科研費の分科・細目: 電気電子工学・電子・電気材料工学

科学研究費助成事業（科学研究費補助金）研究成果報告書

平成24年 5月 7日現在

機関番号：13302

研究種目：基盤研究（C）

研究期間：2009～2011

課題番号：21560324

研究課題名（和文） 種結晶層を用いた低温結晶化シリコン薄膜の粒径制御

研究課題名（英文） Control of grain size in a low-temperature-crystallized Si film using seed layer

研究代表者

堀田 将 (HORITA SUSUMU)

北陸先端科学技術大学院大学・マテリアルサイエンス研究科・准教授

研究者番号：60199552

研究成果の概要（和文）：

(ZrO_2)_{1-x}(Y_2O_3)_x (YSZ) 層上に非晶質 Si (a-Si) 薄膜を堆積して、YSZ 層の結晶化誘発効果により Si 薄膜の低温固相結晶化を検討した。その結果、結晶化には Y 組成比 $Y/(Zr+Y)$ が 0.15 以上必要であること、YSZ 層により a-Si 薄膜が短時間で結晶化すること、直接堆積法に比較して固相結晶化により Zr の拡散と結晶化 Si 膜表面凹凸が低減できること、良好な結晶化には a-Si 堆積直前の YSZ 層表面の改質が重要であること、TFT 作製には各層の熱膨張係数の違いを考慮する必要があることが分かった。

研究成果の概要（英文）：

We investigated low-temperature solid-state crystallization (SPC) of an amorphous Si (a-Si) film on a YSZ layer which stimulates the crystallization. As a result, it is found that 1) $Y/(Zr+Y)$ ratio is needed more than 0.15 for low-temperature crystallization, 2) due to YSZ layer, crystallization temperature becomes lower, 3) diffusion of Zr impurity into Si and surface roughness of Si film were reduced by SPC, 4) improvement of YSZ surface quality prior to Si film deposition is needed for better crystallization, and 5) thermal expansion between layers of TFT structure should be considered on its fabrication.

交付決定額

(金額単位：円)

	直接経費	間接経費	合計
2009年度	1,100,000	330,000	1,430,000
2010年度	1,400,000	420,000	1,820,000
2011年度	1,100,000	330,000	1,430,000
年度			
年度			
総計	3,600,000	1,080,000	4,680,000

研究分野：電子デバイス

科研費の分科・細目：電気電子工学・電子・電気材料工学

キーワード：低温結晶化、Si 薄膜、YSZ 薄膜、薄膜トランジスタ、固相成長、低温プロセス、多結晶 Si

1. 研究開始当初の背景

(1) 安価なガラスやプラスチック基板上に高機能フラットパネルディスプレイなどの実現を目指し、それらの基板上に低温で単結晶並みの特性を持つ結晶化 Si (p-Si)

薄膜の低温作製が固相成長結晶化 (SPC) 法、金属誘起横方向結晶化 (MILC) 法、パルスレーザーアニール (PLA) 法などにより検討されてきた。

(2) しかし、これらの方法にはそれぞれ固有

の本質的な問題がある。その中の1つに、結晶化膜の結晶粒径が一定でなく、結晶粒界位置も不規則なことがある。そのため、p-Si 薄膜の膜質がバラツキ、この膜の機能デバイスへの応用が困難となっていた。

- (3) 応用を考えた場合、薄膜への要求は、単結晶に比べデバイス特性が明らかに劣るとも、例えば、移動度が $10\text{cm}^2/\text{Vs}$ 程度であれば十分であり、本質的には、安価に作製でき、基板内のデバイス特性分布が均一であることである。
- (4) 我々はこれに対して、ガラス基板上に Si 薄膜の結晶化を低温で誘発する種結晶層である Yttria-Stabilized Zirconia (YSZ: $(\text{ZrO}_2)_{1-x}(\text{Y}_2\text{O}_3)_x$) をあらかじめ堆積し、その上に Si 薄膜を堆積する方法を提案してきた。本方法は、基板全面に一度にできるため、量産性が高く、安価でできること、膜表面が平滑にできること、不純物の混入が少ないこと、結晶化膜が部分的に大粒径化しないため、膜質が比較的均一にできることなど、多くの利点がある。
- (5) 今までの研究で、
 - ① YSZ 層上に直接堆積した p-Si 薄膜が多結晶 YSZ (p-YSZ) 界面から結晶化していることを、透過型電子顕微鏡 (TEM) による原子像で確認した。
 - ② 単なるガラス基板上では結晶化に必要な 450°C 以上の堆積温度を YSZ 種結晶表面を稀フッ酸エッチングすることにより 350°C まで低減してきた。
 - ③ YSZ 種結晶層上に成長した p-Si 薄膜の結晶粒径が、約 50nm と比較的よく揃っていることを示した。
- (6) しかし、現段階では、p-YSZ, p-Si 薄膜の結晶粒径制御が十分でなく、デバイス特性の均一化が図れていないこと以前に、p-Si 薄膜を YSZ 層上に直接堆積する直接堆積法では、 $Y/(Zr+Y)$ 比が結晶化に及ぼす効果が明確でないため、実験の再現性が乏しいこと、Zr 不純物濃度が、YSZ 界面付近では $10^{19}/\text{cm}^3$ と高いこと、p-Si 膜表面の荒れが $\pm 20\text{nm}$ 程度と大きいこと、TFT などによる電気的特性が明らかになっていないこと、などの解決や明らかにしなければならない問題や課題が残っていた。

2. 研究の目的

最終目的は、 $10\text{mm}\times 20\text{mm}$ ガラス基板上に Zr 不純物濃度が $2\times 10^{16}/\text{cm}^3$ 以下になるように低温で p-Si 薄膜を形成し、その粒径を $10\sim 50\text{nm}$ の範囲で制御して、基板全面にわたり粒径分布の半値幅を 2nm 以下と一定とす

る。さらに、その p-Si 膜を用いて TFT を作製し、その電界効果移動度が $5\text{cm}^2/\text{Vs}$ 以上で、面内バラツキが $\pm 3\%$ 以下に抑えることを目指した。このために、本研究では、従来の直接堆積法に変えて、一旦低温で YSZ 層上に堆積した a-Si 薄膜を固相状態で YSZ 層の結晶情報に触発させて結晶化させる固相結晶化法で検討した。これは固相結晶化法により、p-Si 薄膜への Zr 不純物拡散や膜の表面荒れの低減が期待されるからである。具体的な目標を以下の様に定めて行った。

- (1) YSZ 層上に Si 薄膜のより低温結晶化を行うために、Si 薄膜の結晶化に及ぼす YSZ 層の組成の影響を明らかにする。
- (2) 固相結晶化においても、YSZ 層の結晶化誘発層としての効果を確認する。
- (3) 固相結晶化が、YSZ 層から p-Si 膜への不純物拡散を抑えることができ、また、結晶化 Si 薄膜の表面荒れの低減に有効であるかどうかを確認する。
- (4) a-Si 薄膜堆積直前の YSZ 層のプレアニール (高温熱処理) が固相結晶化において重要となる YSZ 層表面を改質し、固相結晶化への効果を確認する。
- (5) p-Si 膜の電気的特性を評価するために、ボトムゲート型 TFT 用ゲート電極を作製し、その上にゲート絶縁膜となる YSZ 層が結晶化誘発層として有効に作用することを確認する。

3. 研究の方法

- (1) 試料: a-Si 薄膜を単結晶 (111)YSZ 基板上に堆積したもの、石英基板の表面を p-YSZ 層で覆ったもの、直接石英基板上に堆積したものの3種類用意した。単結晶 (111)YSZ 基板は、YSZ 層の結晶性の重要度を見るためである。p-YSZ 層は、 $10\times 10\times 0.5\text{mm}^3$ の石英基板上に反応性マグネトロンスパッタ法により基板温度 50°C 、圧力 6.3mTorr で 50nm 堆積した。作製した基板に a-Si 薄膜を堆積するために、基板を超高真空蒸着装置に搬入した。a-Si 薄膜の堆積は、電子線蒸着により基板温度 300°C 、堆積レート $1\text{nm}/\text{min}$ 、圧力 $9\times 10^{-9}\sim 10^{-8}\text{Torr}$ で 60nm 堆積した。
- (2) Si 薄膜の結晶化に及ぼす YSZ 層の組成の影響をみるために、 $Y/(Zr+Y)$ 比は $4\sim 30\%$ と変えた。
- (3) 搬入する前には、YSZ 表面の清浄化のために、YSZ 表面を 5% 希釈の HF 溶液により 3 分間エッチングし、その後、HF 溶液を取り除くために 3 分間純水 (DIW) にて超音波洗浄によるリンスを行った。但し、試料によってはこの洗浄の効果を見るために、HF エッチング 30 秒、または 1 分間、リンス 1 分間 (超音波洗浄なし) をしたのもある。

- (4) Si 薄膜堆積直前の YSZ の表面状態の a-Si 薄膜の結晶化に及ぼす影響を見るために、超高真空中内で、a-Si 薄膜堆積直前に試料基板を 500°C、15、30、あるいは 60 分間の加熱（プレアニール）を行った。
- (5) 堆積した a-Si 薄膜は、560~700°C、N₂雰囲気中の電気炉にてアニールを行い、ラマン分光法により結晶化率を評価した。
- (6) ボトムゲート型 TFT 作製用のゲート電極として、ガラスとの密着性を上げるために Ti 膜を堆積し、その上に YSZ と結晶構造や格子定数が比較的近い SrRuO₃ 膜を堆積した。さらにゲート絶縁膜として YSZ 膜を堆積して、その電流-電圧特性の測定を行った。

4. 研究成果

- (1) Si 薄膜の結晶化に及ぼす YSZ 層の組成の影響

Si 薄膜の結晶化には Y 組成比 Y/(Zr+Y) が 0.15 以上必要であることが分かった。これは、Si 薄膜堆積直前の希フッ酸処理後の YSZ 層上には、F+Y から成る単分子層が形成され、それが大気から付着する汚れを防ぎ、清浄な YSZ 表面を保つパッシベーション膜として働いているためと考えられた。

- (2) 固相結晶化における YSZ 層の結晶化誘発層としての効果

① 図 1 に示す様に、560°C の固相結晶化アニールを施した場合、YSZ 基板上、YSZ 層上に堆積した a-Si 薄膜では、アニール時間 700 分付近から、またガラス基板上に直接堆積した a-Si 薄膜では、1100 分付近から Si 結晶核の発生が始まった。また、その後のいずれの場合も、アニール時間とともに、結晶化率が増加し、最終的に前者は 1000 分ぐらいで、後者は 1300 分ぐらいで結晶化率の飽和が確認された。このような結晶化過程は、他のアニール温度においても同様に観測された。このことから、固相成長においても直接堆積法と同様に、YSZ 層上のもの方が、単なるガラス基板上よりも短時間で結晶化し、YSZ 層の結晶化誘発の効果を確認された。さらに、YSZ 基板上及び YSZ 層上に堆積した a-Si 薄膜は、YSZ 界面から層状かつ一様に固相成長するような状態が観察された。これらの結果は、YSZ 層の結晶情報が Si 薄膜に伝達されてる可能性を示すものと考えている。

② 図 1 に示す様に、単結晶 YSZ 基板上、poly-YSZ/ガラス基板上の a-Si 薄膜の結晶化率 X_c は、アニール時間と

もに線形的に増加したが、ガラス基板上の X_c は、非線形的な増加を示した。これは、YSZ 上の Si 薄膜の結晶化成長は、結晶核がまず Si/YSZ 界面で均一に起こり、そこから縦方向に




図 1 各結晶化アニール温度、試料に対する結晶化アニール時間と結晶化率との関係

一定速度で結晶化進んでいるものと考えられる。しかし、ガラス基板上的ものは、必ずしも界面において均一に起こらず、ランダムに核が発生し、結晶化が 3 次的に広がっているためと考えられる。

- (3) YSZ 層界面から p-Si 膜への不純物拡散と結晶化 Si 薄膜の表面形態

① 固相結晶化温度 568°C で完全に固相結晶化した Si 薄膜における、YSZ 層から Si 薄膜への Zr, Y 不純物拡散の振る舞いを SIMS 法により測定した。ただし、Si 薄膜堆積直前に YSZ 層を超高真空装内で 500°C プレアニール 60 分間行った。その結果、Si/YSZ 界面付近での Zr 量が、直接結晶化膜を 430°C で堆積した場合、 $5 \times 10^{18}/\text{cm}^3$ 程度だったものが、 $1 \times 10^{18}/\text{cm}^3$ 以下と Zr の拡散が低減できることが分かった。また、Y に関してはいずれの場合も SIMS の検出限度程度の $1 \times 10^{16}/\text{cm}^3$ 以下であった。

② 同試料の断面 TEM 観測を行い、表面凹凸が直接堆積では、 $\pm 20\text{nm}$ であったものが固相結晶化の場合 $\pm 5\text{nm}$ 以下と低減できていることも確認した。

- (4) a-Si 薄膜堆積直前の YSZ 層プレアニールの結晶化に及ぼす効果

Si 薄膜堆積直前の YSZ 層表面の清浄化のために、超高真空中、500°C のプレアニールを時間 $t_p = 15, 30, 60$ 分と行い、その後 300°C で a-Si 薄膜を 50nm 堆積し、568°C で固相結晶化を行った。ただし、今回プレアニールの効果を顕在化させるために、YSZ 表面の化学洗浄として HF 処理を 3 分

間から1分間として短くした。その結果、図2に示す様に、 $t_p = 15$ 分では結晶化開始時間 $t_s =$ 約300分、 $t_p = 30$ 分では、 $t_s =$ 約150分、 $t_p = 60$ 分では、 $t_s =$ 約30分と t_p の増加と共に、結晶化時間が短縮した。ただし、YSZ表面の清浄化は進んだが、HF処理時間が短いためか、それによる結晶化温度の低減はできなかった。




図2 プレアニール温度の違いによる結晶化アニール温度と結晶化率との関係

- (5) ボトムゲート型 TFT 用ゲート電極とゲート絶縁膜 YSZ 層の作製
 SRO 膜と YSZ 層とが電気化学反応し、YSZ 層の表面形態及び絶縁性が著しく損なわれた。そのため、SRO 膜に代え、Ti 膜上に化学的に安定な Pt 薄膜を用いたところ、YSZ 薄膜の絶縁性は保たれることが分かった。さらに、その上に a-Si 薄膜を堆積し、固相結晶化を行ったが、ガラス、下部電極及び YSZ 層などの層間の熱膨張係数の違いにより、YSZ 薄膜に亀裂が発生し、Si 薄膜の良好な固相成長が起こらなかった。

5. 主な発表論文等

[雑誌論文] (計 3 件)

- 1) Susumu Horita and Sukreen Hana, "Low-Temperature Crystallization of Silicon Films Directly Deposited on Glass Substrates Covered with Yttria-Stabilized Zirconia Layers", Jpn. J. Appl. Phys. (査読有), Vol. 49, No. 10, pp.105801,1-11, (2010).
- 2) S. Hana, K. Nishioka, and S. Horita, "Enhancement of the crystalline quality of reactively sputtered yttria-stabilized zirconia by oxidation of the metallic target surface", Thin Solid Films (査読有), Vol. 517, Issue 20, pp. 5830-5836 (2009).
- 3) Sukreen Hana Herman and Susumu Horita,

"Low-temperature Fabrication of a Crystallized Si Film Deposited on a Glass Substrate using an Yttria-stabilized Zirconia Seed Layer", (査読有), Mat. Res. Soc. Symp. Proc., Vo. 1153, pp.77-82(2009).

[学会発表] (計 18 件)

- 1) 森井健太、竹本和幸、堀田將、「ボトムゲート電極を有した YSZ ゲート絶縁膜上へ固相結晶化 Si 薄膜の形成」、第 59 回応用物理学関係連合講演会、16p-GP5-7、2012/3/16、早稲田大学、東京。
- 2) 竹本 和幸、森井 健太、堀田 將、「結晶化誘発 YSZ 層のプレアニールによる非晶質 Si 薄膜の固相結晶化への影響」、第 59 回応用物理学関係連合講演会、16p-GP5-6、2012/3/16、早稲田大学、東京。
- 3) 辻埜太一、谷口勇太、堀田將、「 H_2O_2 溶液をバブリングしたオゾンガスとシリコンオイルを用いて堆積した酸化 Si 薄膜の膜質特性」、第 59 回応用物理学関係連合講演会、15p-GP1-3、2012/3/15、早稲田大学、東京。
- 4) 谷口勇太、辻埜太一、堀田將、「 H_2O_2 溶液をバブリングしたオゾンガスとシリコンオイルを用いた酸化 Si 薄膜の堆積反応の検討」、第 59 回応用物理学関係連合講演会、15p-GP1-2、2012/3/15、早稲田大学、東京。
- 5) 竹本 和幸、森井 健太、堀田 將、「YSZ 層上 a-Si 薄膜の固相結晶化におけるプレアニール時間とインキュベーション時間との関係」、薄膜材料デバイス研究会第 8 回研究集会、2011/11/5、アバンティ 9 階、響都ホール、京都市。
- 6) 谷口 勇太、辻埜 太一、堀田 將、「オゾンとシリコンオイルを用いた酸化 Si 薄膜堆積における H_2O_2 溶液バブリングの効果」、薄膜材料デバイス研究会第 8 回研究集会、2011/11/4、アバンティ 9 階、響都ホール、京都市。
- 7) 森井 健太、竹本 和幸、堀田 將、「SRO/Ti ボトムゲート電極上の YSZ ゲート絶縁膜の作製」、薄膜材料デバイス研究会第 8 回研究集会、2011/11/4、アバンティ 9 階、響都ホール、京都市。
- 8) 竹本和幸 森井健太 堀田將、「結晶化誘発層イットリア安定化ジルコニアを用いた低温結晶化シリコン薄膜作製における堆積前基板加熱による Si 結晶化の効果」、平成 23 年度電気関係学北陸支部連合大会、D-14、2011/9/17、福井大学文京キャンパス、福井市。
- 9) 谷口勇太、辻埜太一、堀田將、「オゾンガスの H_2O 、 H_2O_2 溶液バブリングによるシリコンオイル酸化 Si 膜の形成」、第 72

- 回応用物理学会学術講演会、31a-Q-9、2011/8/31、山形大学小白川キャンパス、山形市。
- 10) 森井健太、竹本和幸、堀田將、「Si-TFT用 SrO/Ti ボトムゲート電極と YSZ ゲート絶縁膜の作製」、第 72 回応用物理学会学術講演会、30a-D-9、2011/8/30、山形大学小白川キャンパス、山形市。
 - 11) S. Horita, “Passivation Effect of F+Y Monolayer on Yttria-stabilized Zirconia (YSZ) Layers of LTPS” 16th International Display Workshops (IDW' 10), FMCp-24, 2010/12/2, Fukuoka International Congress Center, Fukuoka.
 - 12) 堀田 將、赤堀 達矢、「非晶質 Si 薄膜の固相結晶化に及ぼすイットリア安定化ジルコニア (YSZ) の影響」、薄膜材料デバイス研究会第 7 回研究集会、2010/11/6 なら 100 年会館、奈良市。
 - 13) 堀田將、「YSZ 層上の直接体積 Si 薄膜の低温結晶化における F+Y 単分子層のパッシベーション効果」、第 71 回応用物理学会学術講演会、15a-ZD-9, 2010/9/15, 長崎大学文教キャンパス、長崎市。
 - 14) 赤堀 達矢、堀田將、「イットリア安定化ジルコニア (YSZ) による非晶質 Si 薄膜の固相結晶化への効果」、第 57 回応用物理学関係連合講演会、18a-D-2, 2010/3/18、東海大学 (湘南キャンパス)、神奈川県。
 - 15) S. Hana, T. Akahori and S. Horita, “Low-temperature Growth of Crystallized Si Film on Yttria-Stabilized Zirconia Stimulation Layer”, 15th International Display Workshops (IDW' 09), FMC1-1, 2009/12/9, World Convention Center Summit, Miyazaki.
 - 16) 赤堀 達矢, SUKREEN Hana, 堀田將、「固相成長による結晶化誘発 YSZ 層上の非晶質 Si 薄膜の結晶化」、第 70 回応用物理学会学術講演会、9a-TG-2, 2009/9/9, 富山大学五福キャンパス、富山市。
 - 17) Hana SUKREEN and Susumu HORITA, “Relation of YSZ stimulation layer crystalline quality with the low-temperature crystallization of the Si film”, 第 70 回応用物理学会学術講演会、9a-TG-1, 2009/9/9, 富山大学五福キャンパス、富山市。
 - 18) S. Hana and S. Horita, “Low-temperature Fabrication of a Crystallized Si Film Deposited on a Glass Substrate using an Yttria-stabilized Zirconia Seed Layer”, Material Research Society (MRS) Spring Meeting, A5.5, 2009/4/14, San

Francisco, U. S. A.

[その他]

<http://www.jaist.ac.jp/ms/labs/handoutai/horita-lab/horita.html>

6. 研究組織

(1) 研究代表者

堀田 將 (HORITA SUSUMU)
北陸先端科学技術大学院大学・マテリアルサイエンス研究科・准教授
研究者番号：60199552

(2) 研究分担者

なし。