

Title	レイアウト階層構造の動的再構築を伴うフロアプラン合成
Author(s)	小原, 正寛
Citation	
Issue Date	2003-03
Type	Thesis or Dissertation
Text version	author
URL	http://hdl.handle.net/10119/1682
Rights	
Description	Supervisor:金子 峰雄, 情報科学研究科, 修士

レイアウト階層構造の動的再構築を伴うフロアプラン合成

小原 正寛 (110034)

北陸先端科学技術大学院大学 情報科学研究科

2003年2月14日

キーワード: フロアプラン, 力学的モデル, 回路階層構造, 自乗配線長最小化.

VLSI (Very Large Scale Integrated circuit) 設計の工程におけるチップレイアウト設計は, 二次元平面内でのセルの配置位置と, セル間を結ぶ配線経路を決定する工程である. 近年の微細加工技術の進歩とそれに伴う1チップ上で実装される回路規模の増大により, 膨大な個数のセルを一括して配置設計することは不可能になってきている. そのため一括処理に代わって, 1) セル集合をブロックと呼ばれる部分集合に分割し, 2) ブロック配置及びブロック間配線の実現と, 3) ブロック内でのセル配置と配線の実現, からなる階層設計が用いられている.

従来の階層設計においては, 1) 論理設計の段階で構成された階層構造 (論理階層構造) がそのまま用いられるか, 2) 回路分割をグラフの分割問題としてとらえて分割を施す, ことにより, ブロックを構成していた. しかし, 最適な階層化レイアウトにおいては論理階層構造を受け継ぐ必然性がないことが認識されつつあり, レイアウト設計の目的に適合する階層構造 (レイアウト階層構造) を構成する必要がある.

本研究では入力回路の階層記述にとらわれることなく, レイアウトに適した階層構造とそれに対するフロアプランを生成する手法の開発を目的とし, 力学的手法 (FD 法) を用いたブロックの配置と, そこで用いられる配線による引力を指標としたブロックの分割, 統合を繰り返し行うことでレイアウト階層構造とそれに対するフロアプランを生成する手法を提案した. これはFD法によるブロック (部分回路) 配置の手続き中に回路の部分回路への分割の逐次修正を組み入れることにより, 接続関係だけでなくレイアウトにも配慮した回路分割を行なおうとするものである.

より具体的には, 入力としてセル集合とセルの初期分割, セルの接続関係を表すネットリストが与えられ, ブロックの個数の上限と各ブロックの面積の上限を満たすブロックへの分割と, ブロック間の配線長の自乗の和を最小化した重なりのないブロック配置を出力とする問題を取り扱う. ブロック間の配線長の評価はユークリッド距離の自乗にブロック間のネット重みをかけた値とする. この自乗のコストは配線長を忠実に反映するわけではないが, 変数に関して連続微分可能で数学的に取り扱いやすいこと, 及び極端に長い配線を抑制する効果があることから, しばしば採用される評価である. FD法はブロック間自乗配

線長の値が、配線をブロック間を結ぶバネと見なしたときの復元力と等価であることに着目し、その復元力が釣り合う位置にブロックを配置することで自乗配線長の最小化を達成する。しかし、この配置位置はブロックの面積をゼロとした質点状態での理想配置にすぎない。そこで次にブロック同士の重なり面積に比例した反発力を加えることによって、その力に応じたブロックの移動、またはブロック形状の変更を行なって最終的に重なりのない配置を得ている。

以上の手続きで得られた配置を基に階層構造の再構築を行う。本研究では2つのブロックの統合と1つのブロックの2つのブロックへの分割を繰り返し適用することとした。ブロックの統合では、統合すべき2つのブロックを選択するために、まず中心間距離がある定数以下であるブロック対を統合の候補とした。その候補の中からブロック間の連結度とブロックの中心間距離を考慮した関数にて対象ブロックを決定する。一方、ブロックの分割においては、配線によって引かれている力の評価によって対象ブロックを決定する。次いで分割対象となったブロックに対し、対象ブロックに含まれるセルの質点配置を求め、種々のカットラインの中から、配線カット数が最小となるカットラインを見つけて質点配置されたブロック内のセル集合を2分割し、それぞれを新しいブロックとした。本研究では統合、分割共に変更においてできた新たなブロックは一定回の間は統合または分割の対象ブロックとしないこととした。これは、同一のブロックの統合、分割が繰り返されることを抑制するためである。

また最適化手法として次の2つの方式を提案する。Modification and Local refinement(ML法)は統合または分割されてできた新たなブロックをもとのブロックの場所に置いて重なり除去を続行することで、それまでの配置状態を生かしつつ、局所的な最適化を図っていくものである。Modification and Retry(MR法)はブロックの統合や分割が行われるたびにブロックの大きさを無視した質点配置まで戻って、全く新たに配置を行うものである。

以上を計算機上に実装し、レイアウト合成実験を行った。実験の結果より、グラフ分割に基づいて構成された階層構造を固定したフロアプランに対して、提案手法がブロック間配線長を約9.9-21.0%改善することを確認した。

今後の課題として、より適切な統合/分割対象ブロックの選択や実現の手法、また回路伝播遅延や消費電力などのレイアウトに依存して決まる回路性能を重視した回路分割手法の検討があげられる。