## **JAIST Repository**

https://dspace.jaist.ac.jp/

Title	エピタキシャル YSZ 膜を用いた Si 基板上への C-軸 配向 PZT 膜の堆積
Author(s)	川田,剛嗣
Citation	
Issue Date	1996-03
Туре	Thesis or Dissertation
Text version	none
URL	http://hdl.handle.net/10119/2237
Rights	
Description	材料科学研究科,修士



## エピタキシャルYSZ 膜を用いたSi 基板上への、c-軸配向 PZT 膜の堆積

川田 剛嗣 (堀田研究室)

【はじめに】 近年、強誘電体  $Pb(Zr,Ti)O_3(PZT)$  は不揮発性メモリー材料として大変注目されているが、Si 基板上に直接堆積させると、Si 基板と Pb が反応してしまい良好な特性は得られない。この反応を抑制する方法として、Si 基板と PZT 膜の間にバッファー層を用いることが考えられる。本研究では、化学的に安定で、比較的誘電率の高いエピタキシャル YSZ 膜をバッファー層に用いて、反応性スパッタ法により、Si 基板上に電子デバイスレベルで良好な PZT 膜の形成する条件を明らかにすることを目的としている。

【実験方法】 エピタキシャル YSZ バッファー層は反応性スパッタ法により Si(100) 基板上に形成した。次に、PZT 膜を直径 10cm の合金ターゲット (Zr:Ti=1:1) 上に 6 個の PbO タブレット (  $10 \times 5t$  )、4 個の Zr 金属片 ( $10 \times 10mm$ ) を、それぞれ円周状に配置して、反応性スパッタ法により堆積した。この時の堆積条件は基板温度  $550 \sim 700$  度、スパッタ出力  $50 \sim 80W$ 、成膜室内圧 4Pa、ガス流量比  $O_2/Ar=1/9$  である。結晶性はラザフォード後方散乱 (RBS) 法、X 線回折 (XRD) 法で評価した。また、電流・電圧特性、分極特性、電気容量・電圧特性などの電気的な評価をした。なお、上部電極には Au、下部電極には Al を用いた。

【結果と考察】図1に最適化された PZT 堆積条件で、PZT( $100\,\mathrm{nm}$ )/YSZ( $10\,\mathrm{nm}$ )/Si 構造の XRD パターンを示す。PZT 膜は c-軸配向のペロブスカイト構造であり、PZT{103} 面での スキャンの結果から、面内配向していることがわかった。このことから、PZT 膜は完全ではないが、Si 基板上へヘテロエピタキシャル成長をしていると言える。図 2 から、ヒステリシス曲線が比較的丸みを帯びた、洩れ電流の大きいものであることがわかる。これは、PZT 膜中の結晶欠陥などの影響によるものと考えている。また、ヒステリシスが起こる電圧 (動作電圧) が 5V 以上と高いことから、実用化には改善が必要とされ、これも結晶欠陥によるものと考えている。なお、この試料の 10V 印加時の残留分極は 13.6[ $\mu$  C/cm²]、抗電界は 505[kV/cm] であった。

【まとめ】 PZT 膜の堆積条件の最適化を行ない、バッファー層膜厚 10nm において も、界面反応がなく、c-軸配向ペロブスカイト構造の PZT 膜を得た。しかし、電気的特性 では強誘電性を示したが、動作電圧が高く、誘電率があまり高くないといった問題があった。今後、アニールなどにより結晶欠陥を減少させる必要があり、デバイスとしての実用 化を図る。

|図は 平成 7 年度修士論文研究発表要旨集参照

keywords

ferroelectric, epitaxial, PZT, combined-target sputtering, YSZ

Copyright © 1996 by Tsuyoshi Kawada