

Title	キャッシュメモリの消費電力削減を目的とした自発的無効化命令の適用法に関する研究
Author(s)	山野, 純嗣
Citation	
Issue Date	2008-03
Type	Thesis or Dissertation
Text version	author
URL	http://hdl.handle.net/10119/4307
Rights	
Description	Supervisor: 田中清史, 情報科学研究科, 修士

キャッシュメモリの消費電力削減を目的とした自発的無効化命令の適用法に関する研究

山野 純嗣 (0610089)

北陸先端科学技術大学院大学 情報科学研究科

2008 年 2 月 7 日

キーワード: gated- V_{dd} , Self-Invalidation, ラストタッチメモリアクセス命令.

1 はじめに

近年, 半導体プロセスの技術が進歩しトランジスタの微細化がなされたことで, プロセッサの速度は飛躍的に向上した. その一方で, トランジスタのリーク電流が無視できないほどに大きくなり, プロセッサの消費電力は増大している. これは, 高速な処理能力と長い駆動時間が要求されている近年のバッテリー駆動型のモバイル機器の駆動時間に悪影響を及ぼしている. したがって, プロセッサにおいては高速な処理性能を維持しつつ, 消費電力を削減することが重要である.

プロセッサの消費電力はキャッシュメモリの消費電力がほとんどを占める. これは, キャッシュメモリがプロセッサの面積の大部分を占めていることに起因している. よって, キャッシュメモリの消費電力を削減することはプロセッサの消費電力を削減することに等しい.

以上から, 本研究ではキャッシュメモリを対象に, 実行オーバーヘッドを発生させない消費電力削減を目的とする.

2 関連研究

近年, キャッシュメモリの消費電力削減を目的とした研究が多く行われている. キャッシュメモリの消費電力を削減する手法の 1 つとして gated- V_{dd} が提案されている. gated- V_{dd} はキャッシュメモリを構成する SRAM セルと GND の間に閾値の高いトランジスタを設けることで電力供給を制御する.

Self-Invalidation は, 無効化されると予測されたキャッシュブロックをあらかじめ無効化するという考え方である. この考え方をキャッシュメモリの消費電力削減のために応用した手法がソフトウェア Self-Invalidation である. ソフトウェア Self-Invalidation では, 専用命令としてラストタッチメモリアクセス命令を用意する. ラストタッチメモリアクセス

命令は、通常のロード・ストア命令の機能に加え、キャッシュブロックへの電力供給制御を行う。今後無効化されるキャッシュブロックへのメモリアクセス命令をこのラストタッチメモリアクセス命令に置換することで、キャッシュブロックの電力供給をカットする。

しかし、キャッシュブロックへのラストアクセスを見つけるためには、メモリアクセスを完全に把握する必要がある。そのため、ソフトウェア Self-Invalidation では、その情報を得るためのプログラムの事前実行が必要となり、実用性に乏しいという問題点がある。

3 提案手法

本研究では、ソフトウェア Self-Invalidation の問題点を解消するソフトウェア Self-Invalidation 適用法を提案する。ソフトウェア Self-Invalidation 適用法とは、ラストタッチメモリアクセス命令に置換することのできるメモリアクセス命令を予測し、自動的に置換する手法である。このソフトウェア Self-Invalidation 適用法には、どの段階において命令置換を行うかによって以下の 2 つに類別して考えられる。

- 静的ソフトウェア Self-Invalidation 適用法
プログラムをコンパイルする際に置換することのできる命令を予測し置換する。
- 動的ソフトウェア Self-Invalidation 適用法
プログラムの実行時に置換することのできる命令を予測し置換する。

本研究では、静的ソフトウェア Self-Invalidation 適用法に注目し、従来手法であるソフトウェア Self-Invalidation と同等の消費電力効果を得ることを目的とする。

静的ソフトウェア Self-Invalidation 適用法は、プログラムのループ内における配列型データ参照に注目し、その参照データが今後再利用されるかどうかを予測する。もし、今後再利用されない場合、そのデータへの参照命令をコンパイル時にラストタッチメモリアクセス命令に置換する。これによってソフトウェア Self-Invalidation を効率的に適用し、キャッシュメモリの消費電力を削減する。

4 評価

シミュレーションにより、提案手法の消費電力削減効果の評価を行う。従来手法との比較を容易にするため、従来手法と同様にプロセッサコアごとに独立した L1 データ・命令キャッシュメモリを持つ 2 コアチップマルチプロセッサを評価対象にした。評価に使用するベンチマークプログラムは、SPLASH-2 から RADIX, FFT, LU(contiguous), LU(noncontiguous), CHOLESKY, の 5 つを選択した。各プログラムに対して提案手法を用いた場合の L1 データキャッシュメモリの消費電力を中心に評価を行う。

シミュレーションの結果，L1 データキャッシュメモリの消費電力を平均で 20.75%削減することができた．また，提案手法によってキャッシュミスが減り，キャッシュメモリを有効に活用している事例も認められた．

5 まとめ

本論文では，プロセッサの消費電力削減手法であるソフトウェア Self-Invalidation の適用に関する手法を検討した．ソフトウェア Self-Invalidation の問題点を解決し，かつ同等の消費電力削減効果を得ることを目的とした静的ソフトウェア Self-Invalidation 適用法を提案した．

実験の結果，平均で 20.75%の消費電力削減効果が得られた．