JAIST Repository

https://dspace.jaist.ac.jp/

Title	動的リコンフィギャラブルプロセッサにおける並列タ スクのデータ転送を隠ぺいするための効果的な処理法
Author(s)	荒木,光一;佐藤,幸紀;井口,寧
Citation	電子情報通信学会論文誌 D, J92-D(12): 2137-2146
Issue Date	2009-12-01
Туре	Journal Article
Text version	publisher
URL	http://hdl.handle.net/10119/9171
Rights	Copyright (C)2009 IEICE. 荒木 光一, 佐藤 幸紀, 井 口 寧, 電子情報通信学会論文誌 D, J92-D(12), 2009, 2137-2146. http://www.ieice.org/jpn/trans_online/
Description	



Japan Advanced Institute of Science and Technology

論文

動的リコンフィギャラブルプロセッサにおける並列タスクの

データ転送を隠ぺいするための効果的な処理法

荒木 光一[†] 佐藤 幸紀^{††} 井口 寧^{††}

An Effective Processing Method for Hiding Data Transfer of Parallel Tasks on a Dynamically Reconfigurable Processor

Koichi ARAKI^{\dagger}, Yukinori SATO^{\dagger †}, and Yasushi INOGUCHI^{\dagger †}

あらまし 動的リコンフィギャラブルプロセッサ(DRP)においてデータ並列性が高いタスク(データ並列タ スク)を高並列な SIMD 型回路により処理する場合,DRPの入出力ポートの制約により SIMD 型回路と外部 モジュールの間でデータ転送を直接できないため,DRP内の大容量メモリにデータをバッファリングした後に SIMD 処理する必要がある.しかし,全実行時間においてデータをバッファリングするためのデータ転送時間の 割合が高い場合,データ転送時間がボトルネックとなり,DRPの性能を十分に発揮することができない.そこ で,本論文では,データ転送を隠ぺいするためにデータ並列タスク処理とデータ転送をオーバラップさせる手法 を提案する.データ転送の回路とデータ並列タスク処理の回路を別々に配置してパーシャルコンテクストスイッ チをすることで,それらをオーバラップさせる.NECエレクトロニクス社のDRP-1で評価を行った結果,提案 手法はバッファリングによる SIMD 処理と比較して最大で全実行クロック数を 57%削減し,使用リソース数も 削減できた.また,回路の動作周波数も向上したことにより全実行時間を 1/4 以下に削減できた.

キーワード 動的リコンフィギャラブルプロセッサ,パーシャルコンテクストスイッチ,データ転送,データ 並列性

1. まえがき

Japan

近年,System-on-a-Chip (SoC)における Turn Around Time と開発コストの問題を解決する動的 リコンフィギャラブルプロセッサ(DRP)が注目され ている[1]~[5].従来のSoCに搭載されているASIC は特定のタスクのみハードウェア処理するが,DRP は柔軟性を利用することで様々なタスクをハードウェ ア処理できる.これにより,新しい技術が登場した場 合,ASIC やSoC を再開発せずに対応できる.また, 必要に応じてタスクに特化したハードウェアを実現す ることもできる[6].

[†] 北陸先端科学技術大学院大学情報科学研究科,能美市 School of Information Science, Japan Advanced Institute of Science and Technology, Asahidai1-1, Nomi-shi, 923-1292

^{††} 北陸先端科学技術大学院大学情報科学センター, 能美市 Center for Information Science, Japan Advanced Institute of Science and Technology, Asahidai1-1, Nomi-shi, 923-1292 Japan 中でもマルチコンテクスト方式の DRP は,内部に 複数のコンテクスト(回路情報)を保存することに よって1クロックでコンテクストスイッチ(再構成) を行う.したがって,動的にコンテクストスイッチを 行い処理することで仮想的に巨大なハードウェアを実 現でき,面積効率を向上させることができる.

JPEGのDCT処理などに代表されるデータ並列性 をもつタスク(データ並列タスク)は異なるデータに 対して同じ処理するので,SIMD型回路を実現する ことで高速に処理できる[7].DRPでデータ並列タス クの処理をSIMD処理する場合,DRP上に実現した SIMD型回路の並列度次第では,入出力ポートのビッ ト数の制約によりSIMD型回路のすべてのProcessing Unit(PU)と外部モジュール間でデータを同時に転送 できない可能性がある.したがって,DRP内の大容量 メモリにデータをバッファリングして,外部モジュー ルとのデータ転送を行う必要がある.しかし,この手 法ではデータ並列タスク処理時間とは別にデータ転送 時間が発生してしまう.そのため,全実行時間におい てデータ転送時間の割合が高い場合,データ転送がボ トルネックとなってしまう.

そこで,本論文では,データ並列タスクの処理にお けるデータ転送を隠ぺいするためにオーバラップ法を 提案する.オーバラップ法は,データ転送のコンテクス トとデータ並列タスク処理を行うコンテクストを別々 に配置して独自に(部分的に)コンテクストスイッチ を行うことで,データ並列タスク処理とデータ転送を オーバラップさせる.これにより,データ転送を隠ぺ いし,データ並列タスクの処理に必要な全実行クロッ ク数と全実行時間を削減する.本論文で対象とする DRP は,NEC エレクトロニクス社の DRP-1 である.

以降の本論文の構成は,2. で問題点と関連研究を 述べ,3. で DRP-1 について述べる.4. では,提案 手法であるオーバラップ法を説明し,5. で評価する. 6. で本論文をまとめる.

2. 問題点と関連研究

2.1 データ転送のボトルネック

データ並列タスク処理は,データの並列性を利用す る SIMD 処理で高速化できる.SIMD 処理は,入力 データを外部モジュールから SIMD 型回路の全 PU へ 一度に転送することで,データ並列タスクを並列処理 する.そして,出力データを全 PU から外部モジュー ルへ一度に転送する.

しかし,SoCを対象としているDRPの入出力ポートのビット数は小さいため,DRPでデータ並列タスクをSIMD処理する場合,全PUは外部モジュールとのデータ転送を直接できない.したがって,DRP内の大容量メモリをSIMD型回路と外部モジュール間のバッファメモリとして利用し,入出力データをバッファリングすることで,外部モジュールとデータ転送を行う必要がある.本論文では,この手法を従来手法としてバッファリング法と呼ぶ.また,バッファリングするためのDRP内の大容量メモリをバッファメモリと呼ぶ.

図 1 にバッファリング法の実行モデルを示す. バッ ファリング法は, Input Turn → SIMD Turn → Output Turn の順番で実行する. Input Turn で, バッ ファメモリに全 PU へ転送する分の入力データを保存 する. SIMD Turn では, 全 PU がバッファメモリか ら同時に入力データを読み出し, コンテクストスイッ チを行いながら処理する. 出力データは, バッファメ モリに再び保存される. そして, Output Turn にて外

Input	SIMD	Output	Input	SIMD	Output	
Turn	Turn	Turn	Turn	Turn	Turn	Clock

図 1 バッファリング法(従来手法)の実行モデル Fig.1 Execution model of buffering method. (Typical method)



Fig. 2 Rate of data transfer clock cycle.

部モジュールへ出力データを転送する.入力データが 残っている場合は,Input Turn から再度実行し,入 力データがなくなるまで繰り返す.

図 1 から分かるように, バッファリング法はデータ を転送するための時間が必要となる. Input Turn と Output Turn のクロック数は, 処理するデータ並列タ スクの入出力データ量とデータのビット数によって決 まるため固定となる. したがって, DRP の大規模化 により PU 数が増加して SIMD Turn のクロック数が 低下した場合, データ転送がボトルネックとなる.

例として,図2にJPEGのDCT処理における SIMD Turnのクロック数に対するデータ転送クロッ ク数の割合を示す.入出力データは32×32サイズ の画像で1データのビット数が16bitである.SIMD Turnのクロック数が低下するにつれて,データ転送 クロック数の割合が増加していることが分かる.また, 入出力ポートのビット数を32bit(port32bit)から 128bit(port128bit)に増加させても,SIMD Turn のあるクロック数から急激にデータ転送クロック数の 割合が増加することも分かる.このことから,データ 並列タスクの処理において,データ転送は今後無視す ることができないことが分かる.

2.2 関連研究

これまでにも,データ転送のボトルネックを解消する ことを目的とした研究はいくつか行われてきた[8],[9]. El-Araby らは, リコンフィギャラブルコンピュータ の SRC-6E においてデータ転送とタスク処理のオーバ ラップさせる手法を提案し[8],システムレベルでの並 列性を解析することでパフォーマンスを向上させた. ホストメモリと FPGA 間にある FPGA 専用の大容量 メモリは, FPGA 上の SIMD 型回路の全 PU で並列 処理できるデータ量をバッファリングした後, FPGA 上の全 PU と並列にデータ転送し,同時に次のデータ をバッファリングする.これにより,データ転送を隠 ペいした.しかし,DRP に彼らの手法を適応した場 合,入出力ポートの制約により全 PU へのデータ転送 とホストメモリとのデータ転送を同時に行うことがで きないため,結果的にバッファリング法と同様になる.

天野らは, DRP-1 でデータ転送を隠ぺいするため にダブルバッファリング機構を提案した [9]. DRP-1 内の大容量メモリをデータ転送用のメモリとタスク処 理用のメモリの二つに分割し, バッファリングとデー タ転送処理を同時に行う.データ転送とタスク処理が 終了したら,データ転送用のメモリをタスク処理用の メモリに,タスク処理用のメモリをデータ転送用のメ モリにスイッチングさせる.これにより,データ転送 とタスク処理をオーバラップさせる.また,データ転 送を独自のクロックで動作させるために,大容量メモ リのスイッチやタスク処理との同期をとる配線などを 大容量メモリの周辺に追加し,データ転送用のコンテ クストを増設することで,タスク処理のクロックと独 立させた.しかし,文献 [9] によれば,スイッチイング のための大容量メモリの拡張とデータ転送を独自にク ロックで動作させるための機構の追加が必要であるた め,簡単であるが DRP-1 を改良する必要がある.ま た,タスク処理同士のオーバラップに関しては,議論 されていない.

これらの先行研究に対し,本論文のオーバラップ法 は DRP-1 を現状のままデータ転送を隠ぺいすること が可能である.更に,DRP-1のシステムとデータ並 列タスクの両面から解析することで,タスク処理同士 をオーバラップさせることができる.また,データ転 送されてきた入力データは順次処理されるので,入出 力データをバッファリングする必要がない.

3. DRP-1

3.1 DRP-1 の構成

DRP-1 は, NEC エレクトロニクス社が開発した DRP のプロトタイプであり, タスク処理を行う DRP



コアと DRP コアの制御回路で構成されている.図3 に DRP コアの構造を示す.0.15 µm の CMOS プロセ スで設計されている DRP コアは, DRP である Tile, 全体のコンテクストスイッチの制御を行う Central State Transition Controller (CSTC), 各 128 bit の 入出力ポートから構成されている.

DRP コアに 8 個搭載されている Tile には,8bit の ALU などからなる基本要素の Processing Element (PE)が8×8 個のアレー上に配置されており,その 中央に State Transition Controller (STC)が配置さ れている.各 PE には16 個のコンテクストを保存で き,STC からの命令ポインタによって実現するコン テクストを決定する.これにより,1クロックでコン テクストスイッチができる.PE アレーの周囲には, 2kbit (8bit × 256)の 2-port の VMEM と 64kbit (8bit × 8192)の 1-port の HMEM が配置されている.

3.2 パーシャルコンテクストスイッチ

各 Tile は独自に STC をもつので, DRP コア全体 から見れば部分的にコンテクストスイッチを行うこ とができる.部分的にコンテクストスイッチを行う ことをパーシャルコンテクストスイッチ(PCS)と呼 ぶ.DRP-1 では,マルチプロセスと呼ばれる実行法 で PCS を実現できる.マルチプロセスは,複数のプ ロセスからなるタスクを Tile 単位にプロセスを割り 当てることでストリーム処理をする.

図 4 にマルチプロセスによる PCS の例を示す.各 Tile 間のデータ転送は,VMEM を FIFO として利用 することで行われる.FIFO となる VMEM は,デー タを送信側の Tile と受信側の Tile を一つだけ指定で きる.したがって,一つの VMEM から複数の Tile へ データの転送はできない.また,1 クロックで転送で



きるビット数は 32 bit, または, 64 bit である.

4. オーバラップ法

本論文では、データ並列タスクの処理において発 生するデータ転送のボトルネックを解決するために、 データ転送を隠ぺいするオーバラップ法を提案する. オーバラップ法は、データ転送のコンテクストとデー タ並列タスク処理を行うコンテクストを Tile 単位で 分割して PCS することで、データ転送とデータ並列 タスク処理をオーバラップさせる.また、バッファリ ング法の SIMD 処理の間は、入出力データ転送を一時 停止する必要があるが、オーバラップ法は入力データ と出力データの片方、若しくは、両方の転送を連続的 に行う.データ並列タスク処理の1プロックのデータ に対する処理を本論文では1タスクと呼ぶ.

4.1 オーバラップ法の構成と動作

オーバラップ法は, Input Stage (IS), Output Stage (OS) と Processing Stage (PS)の三つのス テージに DRP コアを Tile 単位で分割する.バッファ リング法の Input Turn と Output Turn では外部モ ジュールとバッファメモリ間のデータ転送を行うが, オーバラップ法の IS と OS は外部モジュールと PS 間 のデータ転送を行う.PS は,データ並列タスク処理を 行い,複数の Processing Tile (PT)で構成する.各 PT はデータ駆動で実行し,1タスク分の処理をする. したがって,全 PT は同じ処理を行うので,回路構 成,コンテクスト数とタスク処理の実行クロック数は すべて同じである.バッファリング法の SIMD Turn の回路は,DRP コア内の PE を可能な限り利用して SIMD 型回路を構成するが,オーバラップ法の PT は IS と OS 以外の Tile を利用して Tile 単位で構成する.

各 Stage は Tile 単位で分割されるので, IS, OS と PS の各 PT は PCS を行うことができる.したがって, ある PT がタスク処理を行っている間に,他の PT, IS, OS は独自にコンテクストスイッチを行いデータ 転送,タスク処理を行うことができる.



Fig. 5 Structure and behavior of overlap method.

図 5 に DRP コアにおけるオーバラップ法の構成と 動作を示す.外部モジュールから転送されてきた入力 データは, IS を経由して PS の PT1 から PTM へと順 に転送される. IS は, 1 タスク分の入力データを PTi ($1 \le i < M$)に転送した後, PTi+1 へ入力データを 転送する. PT はデータ駆動であるので,入力データ を一つでも受け取り次第, PT はコンテクストスイッ チを行いながらタスク処理を開始する.各 PT の出力 データは, OS を経由して外部モジュールへ転送され る. IS と PS 間, PS と OS 間のデータ転送は, FIFO となる VMEM を経由する.

PS の全 PT は同じ処理を行うので, PS の全 PT の コンテクスト数は同じである.しかし, IS と OS は データ転送を行うので,各 Stage の回路は異なる.し たがって,図5のように PS の PT, IS と OS のコンテ クスト数は異なる.IS はデマルチプレクサであり, OS はマルチプレクサであるので, IS と OS の回路は異な る.したがって, IS と OS のコンテクスト数も異なる.

4.2 オーバラップ法の実行モデル

オーバラップ法は,入力データと出力データの片方, 若しくは,両方を連続的に転送する.図 6(a) に無限 の Tile 数をもつ DRP コアで, n タスクからなるデー タ並列タスクを処理する場合の実行モデルを示す.1 タスク分の入力データ転送クロック数 *Cin* と出力デー タ転送クロック数 *Cout* は同じ(*Cin* = *Cout*)とする. PS の PT はデータ駆動の処理をするので,IS から一 つでも入力データを受け取り次第,タスク処理を開始 する.そのため,IS のデータ転送と PT のタスク処理 が同時に実行する.また,PT は一つでも出力データ を生成したら即座に OS へ転送するので,PT のタス ク処理と OS の出力データ転送が同時に行われる.



図 6 オーバラップ法とバッファリング法の実行モデル (*C_{in} = C_{out}*)

Fig. 6 Execution model of overlap method and buffering method. $(C_{in} = C_{out})$

この場合, Tile 数は無限なので, PS にタスク数と 同等の n 個の PT を構成できる.したがって, IS の データ転送を各 PT へ連続的に行うことができるので, データ転送とデータ並列タスク処理をオーバラップさ せることができる.また,各 PT のタスク処理同士も オーバラップできる.出力データが各 PT から転送さ れてくる間隔は, *Cin* の各 PT へ入力データを転送す る間隔と等しいので, OS のデータ転送も連続的に行 うことが可能である.

しかし, t_3 の入力データ転送中に PT₁ で処理され ていた t_1 が完了するので, t_4 を PT₁ で処理できる. 図 6 (b) に t_4 を PT₁ で処理する実行モデルを示す.こ のように, PT を再利用することによって,このデー タ並列タスクは三つの PT で IS と OS のデータ転送 を連続的に行い,データ転送とデータ並列タスク処理, PT のタスク処理同士をオーバラップさせることがで きる.PS の PT 数 M は, IS と OS のデータ転送と PT の再利用を考慮することで決定できる.

図 6 (c) に同じデータ並列タスクをバッファリング 法で処理する実行モデルを示す.まず, j タスク分 ($1 \le j \le n$)の入力データをバッファメモリに保存し た後, SIMD Turn で SIMD 処理を行う.そして, バッ ファメモリに保存されている j タスク分の出力データ



Fig. 7 Execution model of overlap method.

を外部モジュールへ転送する.全タスクを処理してい ない場合 (*j* < *n*), Input Turn から再び行う.

バッファリング法はデータ転送を行っている間,DRP 上にデータ転送を行う回路しか実現されていない.し たがって,図6(c)から分かるように,データ転送と データ並列タスク処理が別々になっている.一方,オー バラップ法は,図5のようにデータ転送を行う回路と データ並列タスク処理を行う回路が別々配置されてい るので,図6(b)のようにデータ転送とデータ並列タ スク処理をオーバラップさせることができる.

4.3 オーバラップ法の実行モデルの解析

データ転送を連続的に行うための PS の PT 数 M_{opt} は,データ転送クロック数と 1 タスク処理の実行クロック数 C_{exe} に依存する. $C_{in} = C_{out}$ では,図 6 (b) のように IS と OS のデータ転送を連続的に行うことができる.

一方, $C_{in} \neq C_{out}$ では, 1 タスク分のデータ転送の 間隔が異なるため,図7のように IS と OS の片方だ け連続的に転送する. $C_{in} > C_{out}$ の場合,あるタス クの出力データ転送完了時点で次のタスクの出力デー タがないため,図7(a)のように IS のデータ転送のみ 連続的に行われる. $C_{in} < C_{out}$ の場合,図7(b)の ように OS のデータ転送のみ連続的に行われる.これ は,2回目以降の PT1への入力データ転送開始時点で PT1 は前のタスク処理を完了していないため, IS と PS 間の VMEM にその入力データを保存する必要が ある.したがって,VMEM の容量を満たした時点で 入力データ転送を停止する必要がある.PS と OS 間 の VMEM への出力データの保存も考えられるが,結 果的に同様の対応をする必要がある.入力データ転送 の間隔を *Cout* にすることで, VMEM へのデータ保存 を回避できる.

PSのPT数 Moptは, Cin, Cout と Cexe で決まる. tkをPT1 で処理するためには,tk-1の入力データ転送 中に,PT1 で処理されているt1 が完了すればよい.し たがって,PSに k-1個のPTを実現することで,入力 データと出力データの片方,若しくは,両方を連続的 に転送できる.連続的にデータ転送を行うためのPS のPT数 Moptは,式(1)で求めることができる.

$$M_{opt} = \left[\frac{C_{exe}}{\max(C_{in}, C_{out})}\right] \tag{1}$$

また, PS に使用される PT 数が M_{opt} 以上の場合の実 行モデルの理論的な全実行クロック数 C_{total} は,式 (2) で求めることができる.

$$C_{total} = (N-1) \cdot \max(C_{in}, C_{out}) + C_{exe} \quad (2)$$

Nはデータ並列タスクのタスク数である.式 (2)の 要素には PT 数 M がないため,全実行クロック数に は PT 数が関係していない.したがって, M_{opt} 以上 PT 数を増やしても全実行クロック数を削減できない. M_{opt} を DRP コアに実現すれば十分であるといえる.

5. 性能評価

5.1 評価条件

DRP-1 に JPEG2000 の DC レベルシフトと RCT, JPEG エンコードの 1D-DCT を実装してオーバラッ プ法を評価した.DC レベルシフトと RCT は RGB 画像の1 画素に対して,1D-DCT は YCC 色空間に 変換された画像を8×8 サイズのブロックに対して処 理を行うデータ並列タスクである.DC レベルシフト と RCT は,それぞれ独立したデータ並列タスクであ るが,本論文では一つのデータ並列タスクの処理とし て実装した.バッファリング法とオーバラップ法で実 装した DC レベルシフトと RCT の処理を式(3),(4) に示す.同様に1D-DCT 処理を式(5),(6) に示す.

$$\begin{bmatrix} R'\\G'\\B' \end{bmatrix} = \begin{bmatrix} R-128\\G-128\\B-128 \end{bmatrix}$$
(3)

$$\begin{bmatrix} Y'\\ Cb'\\ Cr' \end{bmatrix} = \begin{bmatrix} \left\lfloor \frac{R'+2G'+B'}{4} \right\rfloor\\ R'+G'\\ B'+G' \end{bmatrix}$$
(4)

$$\begin{bmatrix} Y(0) \\ Y(2) \\ Y(4) \\ Y(6) \end{bmatrix} = \begin{bmatrix} a & a & a & a \\ c & f & -f & -c \\ a & -a & -a & a \\ f & -c & c & -f \end{bmatrix} \begin{bmatrix} X(0) + X(7) \\ X(1) + X(6) \\ X(2) + X(5) \\ X(3) + X(4) \end{bmatrix}$$
(5)
$$\begin{bmatrix} Y(1) \\ Y(3) \\ Y(5) \\ Y(5) \\ Y(7) \end{bmatrix} = \begin{bmatrix} b & d & e & g \\ d & -g & -b & -e \\ e & -b & g & d \\ g & -e & d & b \end{bmatrix} \begin{bmatrix} X(0) - X(7) \\ X(1) - X(6) \\ X(2) - X(5) \\ X(3) - X(4) \end{bmatrix}$$
(6)

表 1 に各データ並列タスクの入出力データを示す. DC レベルシフトと RCT の入力と出力のデータビット は同じなので, *Cin* と *Cout* は等しい.一方, 1D-DCT は出力のデータビットが入力のデータビットの 2 倍な ので, *Cout* は *Cin* の 2 倍となる.

両手法ともにプログラム内にコンテクストの分割を 明示する手動スケジューリングモードでコンパイルし た.本来, DRP-1の入出力ポートは,各128 bit であ るが,テストボードの影響により各64 bit である.

オーバラップ法の PT は,1 タスク分を処理する PS 内の回路である.PT は,Tile 単位で構成されており, Tile 内の PE を利用して構成する.PE は,ALU など で構成されている DRP コアの基本要素である.バッ ファリング法の Processing Unit (PU) は SIMD 型 回路であり,Tile の境目に関係なく,DRP 全体の PE を可能な限り利用して構成する.オーバラップ法の PT とバッファリング法の PU の処理単位は同じである.

5.2 バッファリング法(従来手法)の実装

バッファリング法は, DRP コア全体をコンテクス トスイッチしながら処理するシングルプロセスで実装

表 1 入出力データの詳細 Table 1 Detail of input/output data.

データ並列タスク	入力		出力		
	入力データ	データビット数	出力データ	データビット数	
DC Level Shift and RCT	$256 \times 256 $ の $24 $ bitRGB 画像	符号なし 8 bit	256×256 の YCC 画像	符号付き 8 bit	
1D-DCT	256×256のY 成分画像	符号付き 8 bit	256×256のDCT係数	符号付き 16 bit	

データ並列タスク	入力データ転送 (クロック数)	SIMD (クロック数)	出力データ転送 (クロック数)	OHall (クロック数)	全実行クロック数	SIMD の 並列度
DC Level Shift and RCT	$769{ imes}32$ (42.6%)	$262{ imes}32$ (14.5%)	$772{ imes}32$ (42.7%)	98 (0.2%)	57794	5
1D-DCT	$32{\times}256$ (20.7%)	52×256 (33.8%)	$67{\times}256$ (43.5%)	770 (1.9%)	39426	4

表 2 バッファリング法の実行結果 Table 2 Execution result of buffering method.

した.

(a) DC レベルシフトと RCT

全 VMEM と VMEM の 2-port の読出しを利用し て 5 並列 (5PU)の SIMD 型回路として "DC レベル シフトと RCT"を実装した.VMEM の 2-port の読 出しの影響により DRP の全 PE を使用できなかった ため,使用した PE 数は 255 個となった.1PU 当り 8 画素の処理を行うので,SIMD 型回路全体では 40 画 素の処理を同時に行う.

"DC レベルシフトと RCT"の処理は, 最初にバッ ファサイズの制約により 2048 画素分のデータを 769 クロックかけて VMEM へ転送する.次に,各 PU が VMEM から 51 回データを読み出して "DC レベルシ フトと RCT"の処理を行う.52回目は,1PUのみが VMEM からデータを読み出して処理する.1回当り の "DC レベルシフトと RCT" の処理には,5 クロッ クかかる.また,SIMD 型回路による処理の開始時に VMEM から入力データを読み出すための設定に1ク ロック,終了時に VMEM 内に入力データが残されて いるかを確認するために1クロックかかる.したがっ て,2048 画素を5 クロック×52 回+1 クロック+1 ク ロック = 262 クロック かけて処理する.出力データ は,再度 VMEM に保存される.そして,2048 画素 分の出力データを 772 クロックかけて VMEM から転 送する.この実行フローを32回繰り返す.

入力と出力のデータ量とデータビット数は同じなの で,データ転送クロック数は理論的に同じになる.し かし,出力データは複数の VMEM に保存されている ため,出力データ転送時に VMEM の切換を行う必要 があり,この切換時に1クロックの *OHtrans* が発生す る.VMEM の切換を3回行うので,出力データ転送 クロック数は 772 クロックとなる.

(b) 1D-DCT

DRP コアにある基本要素 PE すべてと VMEM の 2-port の読出しを利用して 4 並列 (4PU)の SIMD 型回路として "1D-DCT"を実装した.1PU 当り 8×8 サイズの Y 成分画像である 1 ブロックを処理するの で, SIMD 型回路全体で 4 ブロックの処理を同時に行 う、"1D-DCT"の処理は、コンテクスト数の制約によ り4 ブロック単位でデータ転送と処理を行う.まず、4 ブロック分のデータを 32 クロックかけて VMEM へ 転送し、4PU で 50 クロックかけて "1D-DCT"の処 理を1回行う.また、"DC レベルシフトと RCT"と 同様に SIMD 型回路による処理の開始時の VMEM の 設定と終了時の入力データの確認に各1クロックかか るので、合計で 52 クロックかかる、VMEM に保存さ れている4 ブロック分の出力データを 67 クロックか けて転送する.この実行フローを 256 回繰り返す.出 力データ転送では、"DC レベルシフトと RCT"と同 様の理由により *OHtrans* が発生する、VMEM の切換 が3回行われるので、出力データ転送クロック数は 67 クロックとなる.

表 2 にバッファリング法の実行結果を示す.OHau は,DRP-1の制約により実行時に発生したオーバヘッ ドである.入出力データ転送クロック数の割合は"DC レベルシフトとRCT"で42.6%+42.7%=85.3%, "1D-DCT"で20.7%+43.5%=64.2%なので,入出 カデータ転送がボトルネックであることが分かる.特 に,"DCレベルシフトとRCT"は,簡単な処理であ るため,SIMD 回路全体で3クロックで40 画素の処 理ができる.このため,データ転送クロック数の割合 が非常に高く,データ転送がボトルネックであること が分かる.

5.3 オーバラップ法(提案手法)の実装

オーバラップ法は PCS を行うので,マルチプロセ スで実装した.オーバラップ法による各データ並列タ スクの実装は,以下のフロー行った.

(1) 1PT に転送するデータ量の決定

(2) PT の設計

(3) 1PT 当りの実行クロックから PS の PT 数 *Mopt* を算出

(4) IS と OS の設計

オーバラップ法の PS の 1PT 当りのデータ並列タス クの処理単位は,バッファリング法の SIMD 型回路 の 1PU と同じ処理単位とした.したがって, "DC レ ベルシフトと RCT"は 1PT 当り 8 画素の処理を行い

データ並列タスク	IS の入力データ 転送 (<i>Cin</i>)	PS の処理 (Cexe)	OS の出力データ 転送 (<i>Cout</i>)	<i>Mopt</i> (PT 数)	理論的な全実行 クロック数 (<i>Ctotal</i>)	OHall	実装による全 実行クロック数
DC Level Shift and RCT	3×8192	4×8192	3×8192	2	24577	133	24710
1D-DCT	8×1024	48×1024	16×1024	3	16416	1032	17448

表 3 オーバラップ法の実行結果と理論的な全実行クロック数 Table 3 Execution results and theoretical total clock cycles of overlap method.

8192 タスクを処理する. "1D-DCT" では 1PT 当り 1 プロックの処理をし, 1024 タスクを処理する.

表 3 に各データ並列タスクの実行結果と理論的な 全実行クロック数を示す. "1D-DCT"は,入力と出 力のデータ量は同等であるが,出力データのビット数 が入力データのビット数の2倍であるので, Cout が Cin の 2 倍となる . 各データ並列タスクの 1 タスク 処理には, "DC レベルシフトと RCT" が 4 クロック, "1D-DCT" が 48 クロックかかる. "DC レベルシフ トと RCT"のバッファリング法では,1 タスクと同 等の8画素に対して5クロックで処理をしているの で,1 タスク処理の処理を 20%削減している.また, "1D-DCT"ではバッファリング法が 50 クロックかか るので,4%削減している.各データ並列タスクの PS は,式(1)で求められた Mopt の PT 数で実装した. "DC レベルシフトと RCT" の *Mopt* は 2 なので, PS は二つの PT で, "1D-DCT" の *Mopt* は 3 なので, PS は三つの PT で実装した.理論的な全実行クロック数 Ctotal は, Cin, Cexe, Cout とタスク数を式(2) に適応 して求めた.

5.4 オーバラップ法の評価

5.4.1 実行クロック数の比較

図 8 にオーバラップ法,バッファリング法とオーバ ラップ法の理論値の全実行クロック数の比較を示す. オーバラップ法は,バッファリング法と比較して全実 行クロック数を "DC レベルシフトと RCT"では約 57%, "1D-DCT"では約 55%削減できた.この結果 より,オーバラップ法はデータ並列タスクの処理の全 実行クロック数を大幅に削減できることが分かる.

オーバラップ法の実装値と理論値の比較では,実装 上のオーバヘッドにより若干実装値が上回っている. "DC レベルシフトと RCT"では,主にデータ入力開 始のオーバヘッドにより差が発生した.DRP-1の制 約上,全入力データを連続的に転送することができ ず,途中で入力データ転送を停止する必要があるため, オーバヘッドが発生した."1D-DCT"では,ある PT の出力データ転送から次の PT の出力データ転送へ変 更するときに OS において1クロックのオーバヘッド



が発生するため,8×8 サイズの DCT 係数を出力す るたびに OS のデータ転送は1クロックの停止をする. これにより,出力データを連続的に転送することがで きず,理論値との差が発生した.

5.4.2 実行時間の比較

図 9 にオーバラップ法とバッファリング法の全実 行時間の比較を示す.Place & Route 後の動作周波数 は, "DC レベルシフトと RCT"のバッファリング法が 21 MHz であり,オーバラップ法が 36 MHz であった. "1D-DCT"では両手法とも 16 MHz であった.全実行 クロック数の大幅な削減により,オーバラップ法の全 実行時間は "DC レベルシフトと RCT"が4倍, "1D-DCT"が2.2 倍バッファリング法より高速に処理でき た.両手法で動作周波数が同じである"1D-DCT"では, 全実行クロック数の大幅な削減による効果が分かる.

5.4.3 使用リソースの比較

表 4 にオーバラップ法とバッファリング法の使用リ ソースの比較を示す.PE 数は,各コンテクスト番号 の使用 PE 数とコンテクスト間の最大使用 PE 数であ る.理論上の最小 Tile 数は,実装後の最大使用 PE 数 から算出された Tile 数である.オーバラップ法の PS の PT 数は *Mopt* であり, "DC レベルシフトと RCT" が 2, "1D-DCT" が 3 である.各データ並列タスク の両手法において Tile は,8Tile (DRP コア上の全 Tile)使用し,HMEM は使用しなかった.

バッファリング法の両データ並列タスクの実装の結

		DC Level Shift and RCT				1D-DCT				
	Context No.		オーバラップ法			オーバラップ法				
		バッファリング法	IS	PT(1PT分)	OS	バッファリング法	IS	PT(1PT分)	OS	
	1	34	15	7	11	5	20	8	12	
	2	1	10	5	6	1	28	5	15	
	3	56	21	27	22	6	63	27	56	
	4	1	-	40	-	26	-	60	-	
	5	255	-	40	-	81	-	60	-	
	6	4	-	8	-	237	-	119	-	
PE 数	7	142	-	-	-	345	-	124	-	
	8	196	-	-	-	512	-	124	-	
	9	15	-	-	-	385	-	-	-	
	10	19	-	-	-	469	-	-	-	
	11	19	-	-	-	5	-	-	-	
	12	19	-	-	-	10	-	-	-	
	13	19	-	-	-	10	-	-	-	
	14	33	-	-	-	10	-	-	-	
	15	-	-	-	-	8	-	-	-	
	MAX	255	21	40	22	512	63	124	56	
実装時の	の Tile 数	8		$(2 + 2 \times 2 + 2)$		0		$8(1+2\times 3+1)$		
(IS+PT \times Mopt+OS)		0	8 (2+2×2+2)			0	8 (1+2×3+1)			
理論上の最小 Tile 数		0	4 (1 + 1 + 0 + 1)		0		0(1+0-2+1)			
($IS+PT \times Mopt+OS$)		°	4 (1+1×2+1)		o 8 (1+2×3+1		+1)			
VMEM 数		80			32	48	48		48	
HMEM 数		0	0		0	0		0		

表 4 使用リソースの比較 Table 4 Comparison of the used resources.



果,最大使用 PE 数は、"DC レベルシフトと RCT" が 255 個、"1D-DCT" が 512 個となった.1Tile 当り 64 個の PE が配置されているので、"DC レベルシフト と RCT"では 4Tile で、"1D-DCT"では 8Tile 使用 することで SIMD 型回路を実現できる.しかし、"DC レベルシフトと RCT"では、VMEM を 80 個(DRP コア上の全 VMEM)使用しているので、VMEM と SIMD 型回路間の配線のために 8Tile 使用する必要が ある.したがって、バッファリング法の両データ並列 タスクの理論上の最小 Tile 数は、8Tile である.

オーバラップ法は,データ転送する IS と OS,データ

並列タスク処理する PT 単位でパーシャルコンテクス トスイッチを行うので,各ステージごとに Tile 数が異 なる. "DC レベルシフトと RCT"は IS を 2Tile, PT を 2Tile (PS では 2Tile×2PT=4Tile), OS を 2Tile で実装した.実装の結果,最大使用 PE 数は IS が 21 個, PT が 40 個, OS が 22 個となり,すべて 1Tile で実現できるため,理論上の最小 Tile 数は 4Tile と なる.

オーバラップ法の"1D-DCT"は, IS を 1Tile, PT を 2Tile (PS では 2Tile×3PT=6Tile), OS を 1Tile として実装した.その結果,最大使用 PE 数は IS が 63 個, PT が 124 個, OS が 56 個となったので, IS と OS は 1Tile で, PT は 2Tile で実現できるため,理 論上の最小 Tile 数は 8Tile となる.

PE 数から算出された理論上の最小 Tile 数と VMEM の使用量をもとにバッファリング法と比較して,オーバ ラップ法は, "DC レベルシフトと RCT"では Tile 数を 50%削減し, VMEM 数も 60%削減した. "1D-DCT" では, Tile 数と VMEM 数ともに同等であった.

6. む す び

本論文は, DRP におけるデータ並列タスクの処理 に発生するデータ転送のボトルネックを問題点とし て,データ転送を隠ぺいするためにデータ転送とデー タ並列タスク処理をオーバラップさせる手法を提案し た.本手法は,データ転送のコンテクストとデータ並 列タスク処理のコンテクストを別々に配置して,それ ぞれが独自にコンテクストスイッチをすることでオー バラップを実現させる.また,タスク処理同士もオー パラップするので,データ並列タスクの特性に合わせ た柔軟な構成が可能となる.

DRP内の大規模メモリにデータをバッファリングし てSIMD処理する手法を従来手法として,JPEG2000 のDCレベルシフトとRCT,JPEGエンコーダの 1D-DCTをDRP-1に実装して評価した.その結果, 本手法は従来手法と比較して最大で全実行クロック数 を57%削減し,動作周波数も向上したことで全実行時 間を1/4以下に削減した.また,高速化に伴うリソー スの増加はなく,DCレベルシフトとRCTでは,Tile 数を約50%,VMEM数を60%削減できた.これらの 評価から本手法は,非常に有効であることが分かった.

本手法では,データ転送時間に対して一つのタスク 処理の時間が非常に長い場合,PT数の急激な増加, 若しくは,性能向上率の低下が発生してしまう.この ことから,今後は,PT数の増加と性能向上率の低下 の防止のために,データ並列タスク処理のパイプライ ン化と本手法の併用について研究を行う予定である.

謝辞 本研究を行うにあたって DRP-1 と開発環境 を提供して頂き,多くのアドバイスをして頂いた NEC エレクトロニクス社の皆様に深く感謝致します.

文 献

- M. Motomura, "Dynamically reconfigurable processor architecture," Microprocessor Forum, Oct. 2002.
- [2] T. Sato, H. Watanabe, and K. Shiba, "Implementation of dynamically reconfigurable processor DAPDNA-2," Proc. IEEE 2005 Int. Sym. VLSI Design, Automation and Test, 2005, pp.323–324, April 2005.
- [3] 津田野賢伸,高田雅士,秋田庸平,田中博志,佐藤真琴, 伊藤雅樹,"ディジタルメディア向け再構成型プロセッ サ FE-GA の概要",信学技報,RECONF2005-65, Dec. 2005.
- [4] V. Baumgarte, G. Ehlers, F. May, A. Nuckel, M. Vorbach, and M. Weinhardt, "PACT XPP a selfreconfigurable data processing architecture," J. Supercomputing, vol.26, pp.167–184, 2003.
- [5] S. Goldstein, H. Schmit, M. Moe, M. Budiu, S. Cadambi, R. Taylor, and R. Laufer, "PipeRench : A coprocessor for streaming multimedia acceleration," Proc. Int. Sym. on Computer Architecture, pp.28–39, May 1999.

- [6] 天野英晴, "ダイナミックリコンフィギャラブルプロセッサ の研究開発動向",信学技報, ICD2003-130, Oct. 2003.
- [7] S. Hauck and A. Dehon, Reconfigurable Computing: The Theory And Practice of FPGA-Based Computation, Morgan Kaufmann Publishers, 2008.
- [8] E. El-Araby, M. Taher, K. Gaj, T. El-Ghazawi, D. Caliga, and N. Alexandridis, "System-level parallelism and throughput optimization in designing reconfigurable computing applications," Proc. Int. Sym. Parallel and Distributed Processing, 2004, pp.136, April 2004.
- [9] H. Amano, S. Abe, K. Deguchi, and Y. Hasegawa, "An I/O mechanism on a dynamically reconfigurable processor -Which should be moved: Data or configuration-," Proc. Int. Conf. Field Programmable Logic and Applications, 2005, pp.347-352, Aug. 2005. (平成 21年1月21日受付,7月13日再受付)



荒木 光一 (学生員)

2006 鳥取大・教育地域科・地域科学課程 卒業.2008 北陸先端科学技術大学院大学 情報科学研究科博士前期課程了.現在,同 大同研究科博士後期課程在籍.リコンフィ ギャラブルシステムに関する研究に従事.



佐藤 幸紀 (正員)

平13 東北大・工・機械知能卒.平15 同 大大学院情報科学研究科前期課程了.平18 同大学院情報科学研究科後期課程了,博士 (情報科学).同年ファインアーク(株)入 社.入社後も東北大学大学院情報科学研究 科大学院研究生,民間等共同研究員研究と

して組込みプロセッサシステムの低電力化に関する研究開発に 従事.平19年4月より北陸先端科学技術大学院大学助教(情 報科学センター).計算機アーキテクチャ,高性能計算システム やその応用に関する研究に従事.



井口 寧 (正員)

1991 東北大・工・機械卒、1994~1997 日本学術振興会特別研究員、1997 北陸先 端科学技術大学院大学情報科学研究科博士 後期課程了、現在,同大情報科学センター 助教授、また,2002 から 2006 まで科学技 術振興事業団さきがけ研究 21 (機能と構

成)に参加し研究に従事.2008~南フロリダ大学上級客員研究 員.この間並列システム,ウェーハスタック集積システムに関 する研究を行う.IEEE,情報処理学会各会員.