|
JAIST Repository >
i. 北陸先端科学技術大学院大学(JAIST) >
i20. 学位論文 >
M-IS. 修士（情報科学） >
M-IS. 2014年度(H26) >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/12650
|
| タイトル: | FPGA用ソフトプロセッサのための自動最適化コンフィギュレータの構築 [課題研究報告書] |
| 著者: | 宮内, 哲夫 |
| 著者（別表記）: | みやうち, てつお |
| キーワード: | FPGA
Verilog HDL
CPU
MIPS
コンフィギュレータ
configurator |
| 発行日: | Mar-2015 |
| 記述: | Supervisor: 田中 清史
情報科学研究科
修士 |
| タイトル（英語）: | Building a Configurator to Optimize Soft Processors for FPGA [Project Paper] |
| 著者（英語）: | Miyauchi, Tetsuo |
| 言語: | jpn |
| URI: | http://hdl.handle.net/10119/12650 |
| 出現コレクション: | M-IS. 2014年度(H26) (Jun.2014 - Mar.2015)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| abstract.pdf | | 26Kb | Adobe PDF | 見る/開く | | paper.pdf | | 3036Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
