|
JAIST Repository >
JAIST >
Theses >
Master of Science（Information Science） >
H29) (Jun.2017 - Mar.2018 >
Please use this identifier to cite or link to this item:
http://hdl.handle.net/10119/15214
|
| Title: | [課題研究報告書] 金融商品取引アルゴリズムのハードウェアアクセラレーションに関する研究 |
| Authors: | 小林, 弘幸 |
| Authors(alternative): | こばやし, ひろゆき |
| Keywords: | SoC FPGA
アルゴリズム取引
低遅延
FIXプロトコル
Algorithmic Trading
Low Latency
TCP/IP
FIX Protocol |
| Issue Date: | Mar-2018 |
| Description: | Supervisor: 田中 清史
情報科学研究科
修士 |
| Title(English): | Study on Hardware Acceleration on Algorithmic Trading [Project Report] |
| Authors(English): | Kobayashi, Hiroyuki |
| Language: | jpn |
| URI: | http://hdl.handle.net/10119/15214 |
| Appears in Collections: | M-IS. 2017年度(H29) (Jun.2017 - Mar.2018)
|
Files in This Item:
| File |
Description |
Size | Format |
|---|
| abstract.pdf | | 85Kb | Adobe PDF | View/Open | | paper.pdf | | 1591Kb | Adobe PDF | View/Open |
|
All items in DSpace are protected by copyright, with all rights reserved.
|
