JAIST Repository >
JAIST >
Theses >
Master of Science(Information Science) >
Jun.2017 - Mar.2018 >

Please use this identifier to cite or link to this item: http://hdl.handle.net/10119/15214

Title: 金融商品取引アルゴリズムのハードウェアアクセラレーションに関する研究 [課題研究報告書]
Authors: 小林, 弘幸
Authors(alternative): こばやし, ひろゆき
Keywords: SoC FPGA
アルゴリズム取引
Algorithmic Trading
低遅延
Low Latency
TCP/IP
FIXプロトコル
FIX Protocol
Issue Date: Mar-2018
Description: Supervisor:田中 清史
情報科学研究科
修士
Title(English): Study on Hardware Acceleration on Algorithmic Trading [Project Report]
Authors(English): Kobayashi, Hiroyuki
Language: jpn
URI: http://hdl.handle.net/10119/15214
Appears in Collections:M-IS. 平成29年度 (Jun.2017 - Mar.2018)

Files in This Item:

File Description SizeFormat
abstract.pdf85KbAdobe PDFView/Open
paper.pdf1591KbAdobe PDFView/Open

All items in DSpace are protected by copyright, with all rights reserved.

 


Contact : Library Information Section, Japan Advanced Institute of Science and Technology