JAIST Repository >
k. 北陸先端科学技術大学院大学(JAIST) >
k20. 学位論文 >
M-IS. 修士(情報科学) >
M-IS. 平成29年度 >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/10119/15214

タイトル: 金融商品取引アルゴリズムのハードウェアアクセラレーションに関する研究 [課題研究報告書]
著者: 小林, 弘幸
著者(別表記): こばやし, ひろゆき
キーワード: SoC FPGA
アルゴリズム取引
Algorithmic Trading
低遅延
Low Latency
TCP/IP
FIXプロトコル
FIX Protocol
発行日: Mar-2018
記述: Supervisor:田中 清史
情報科学研究科
修士
タイトル(英語): Study on Hardware Acceleration on Algorithmic Trading [Project Report]
著者(英語): Kobayashi, Hiroyuki
言語: jpn
URI: http://hdl.handle.net/10119/15214
出現コレクション:M-IS. 平成29年度 (Jun.2017 - Mar.2018)

このアイテムのファイル:

ファイル 記述 サイズ形式
abstract.pdf85KbAdobe PDF見る/開く
paper.pdf1591KbAdobe PDF見る/開く

当システムに保管されているアイテムはすべて著作権により保護されています。

 


お問い合わせ先 : 北陸先端科学技術大学院大学 研究推進課図書館情報係