|
JAIST Repository >
i. 北陸先端科学技術大学院大学(JAIST) >
i20. 学位論文 >
M-IS. 修士（情報科学） >
M-IS. 2018年度(H30) >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/15464
|
| タイトル: | A Study of Reducing Jitter and Energy Consumption in Hard Real-Time Systems using Intra-task DVFS Techniques |
| 著者: | Tseng, Bo-Yu |
| 著者（別表記）: | ぜん, ぼーゆー |
| キーワード: | finish time jitter
Dynamic Voltage and Frequency Scaling
Control and Data Flow Analysis
worst-case interference time
worst-case execution time
response time |
| 発行日: | Sep-2018 |
| 記述: | Supervisor: 田中 清史
先端科学技術研究科
修士(情報科学) |
| タイトル（英語）: | A Study of Reducing Jitter and Energy Consumption in Hard Real-Time Systems using Intra-task DVFS Techniques |
| 著者（英語）: | Tseng, Bo-Yu |
| 言語: | eng |
| URI: | http://hdl.handle.net/10119/15464 |
| 出現コレクション: | M-IS. 2018年度(H30) (Jun.2018 - Mar.2019)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| abstract.pdf | | 114Kb | Adobe PDF | 見る/開く | | paper.pdf | | 4218Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
