JAIST Repository >
b. 情報科学研究科・情報科学系 >
b50. 科学研究費助成事業研究成果報告書 >
平成20年度 >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/10119/8845

タイトル: 遅延変動耐性を有する高信頼データパス回路の理論と最適合成に関する研究
その他のタイトル: Theory and Optimization of Reliable Datapath Circuits having Robustness against Delay Variation
著者: 金子, 峰雄
著者(別表記): Kaneko, Mineo
キーワード: 集積回路
CAD
遅延ばらつき
高位合成
データパス
レジスタ割当
発行日: 12-Feb-2010
抄録: LSIの製造時ばらつき,動作時動的変動の下で,機能的に正しく動作し続ける全く新しいデータパス回路方式として,(1)変数のレジスタへの割当で決まる構造的遅延変動耐性,(2)演算回路部の最小遅延補正と遅延変動耐性を組み合わせた効率化,(3)レジスタの制御タイミング順序によって動作タイミングを補償する順序クロッキングなどを提案すると共に,それらの最適設計問題について計算量的性質,具体的解法などを明らかにしている.
記述: 研究種目:基盤研究(C)
研究期間:2007~2008
課題番号:19560340
研究者番号:00185935
研究分野:工学
科研費の分科・細目:電気電子工学・電子デバイス・電子機器
言語: jpn
URI: http://hdl.handle.net/10119/8845
出現コレクション:平成20年度 (FY 2008)

このアイテムのファイル:

ファイル 記述 サイズ形式
19560340seika.pdf189KbAdobe PDF見る/開く

当システムに保管されているアイテムはすべて著作権により保護されています。

 


お問い合わせ先 : 北陸先端科学技術大学院大学 研究推進課図書館情報係