JAIST Repository >
School of Information Science >
Grants-in-aid for Scientific Research Papers >
FY 2008 >

Please use this identifier to cite or link to this item: http://hdl.handle.net/10119/8845

Title: 遅延変動耐性を有する高信頼データパス回路の理論と最適合成に関する研究
Other Titles: Theory and Optimization of Reliable Datapath Circuits having Robustness against Delay Variation
Authors: 金子, 峰雄
Authors(alternative): Kaneko, Mineo
Keywords: 集積回路
CAD
遅延ばらつき
高位合成
データパス
レジスタ割当
Issue Date: 12-Feb-2010
Abstract: LSIの製造時ばらつき,動作時動的変動の下で,機能的に正しく動作し続ける全く新しいデータパス回路方式として,(1)変数のレジスタへの割当で決まる構造的遅延変動耐性,(2)演算回路部の最小遅延補正と遅延変動耐性を組み合わせた効率化,(3)レジスタの制御タイミング順序によって動作タイミングを補償する順序クロッキングなどを提案すると共に,それらの最適設計問題について計算量的性質,具体的解法などを明らかにしている.
Description: 研究種目:基盤研究(C)
研究期間:2007~2008
課題番号:19560340
研究者番号:00185935
研究分野:工学
科研費の分科・細目:電気電子工学・電子デバイス・電子機器
Language: jpn
URI: http://hdl.handle.net/10119/8845
Appears in Collections:平成20年度 (FY 2008)

Files in This Item:

File Description SizeFormat
19560340seika.pdf189KbAdobe PDFView/Open

All items in DSpace are protected by copyright, with all rights reserved.

 


Contact : Library Information Section, Japan Advanced Institute of Science and Technology