|
JAIST Repository >
b. 情報科学研究科・情報科学系 >
b50. 科学研究費助成事業研究成果報告書 >
2017年度 >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/15389
|
| タイトル: | 新世代ナノ集積回路のための多重複合型製造後調整の理論と設計 |
| その他のタイトル: | Theory and Design of Post-Silicon Multi-Way Tuning for New Generation LSI Circuits |
| 著者: | 金子, 峰雄 |
| 著者（別表記）: | Kaneko, Mineo |
| キーワード: | クロック周波数
クロックスキュー
基盤バイアス
セットアップ条件・ホールド条件
高位合成
資源割り当て
最適化 |
| 発行日: | 4-Jun-2018 |
| 抄録: | 集積回路の製造ばらつきによる動作タイミング誤りや動作速度劣化の問題に対処するための，製造後個別チップに対するフリップフロップへのクロック到着時刻調整と基盤バイアス電圧調整による信号伝搬遅延量調整を連携させた多種複合的動作調整を提案し，チップ個別のポテンシャルを最大限引き出すための検査・調整量決定アルゴリズム，製造後調整にて達成される最大性能を最大化するための回路設計最適化手法などの関連諸技術を開発し，製造ばらつきの下での製造歩留まり向上を達成した．：Timing failure and performance degradation due to process variations are serious problems for new-generation nano-technology Large Scale Integrated circuits (LSI). Proposed post-silicon multi-way tuning is the mixture of clock skew tuning and body-bias tuning for improving the performance yield of LSI. The results of this research include algorithms for finding the best set of tuning values, pre-silicon design optimizations of datapath circuits which aim to maximize the maximum performance achieved by post-silicon tuning. |
| 記述: | 基盤研究(C)（一般）
研究期間：2014～2017
課題番号：26420303
研究者番号：00185935
研究分野：集積回路理論 |
| 言語: | jpn |
| URI: | http://hdl.handle.net/10119/15389 |
| 出現コレクション: | 2017年度 (FY 2017)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| 26420303seika.pdf | | 81Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
