|
JAIST Repository >
i. 北陸先端科学技術大学院大学(JAIST) >
i20. 学位論文 >
M-IS. 修士（情報科学） >
M-IS. 2002年度(H14) >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/1707
|
| タイトル: | ウェーブパイプラインのための遅延均衡化回路構成と配置配線 |
| 著者: | 宮前, 義範 |
| 著者（別表記）: | みやまえ, よしのり |
| キーワード: | ウェーブパイプライン、遅延均衡化、遅延差、配置配線
Wave-Pipelining, Delay Balancing, Delay Difference |
| 発行日: | Mar-2003 |
| 記述: |
Supervisor:日比野 靖
情報科学研究科
修士 |
| タイトル（英語）: | A Logic Circuit Design Method to balance delays considering Placement and Wiring for Wave-Pipelining |
| 著者（英語）: | Miyamae, Yoshinori |
| 言語: | jpn |
| URI: | http://hdl.handle.net/10119/1707 |
| 出現コレクション: | M-IS. 2002年度(H14) (Jun.2002 - Mar.2003)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| 1993abstract.pdf | | 47Kb | Adobe PDF | 見る/開く | | 1993jabstract.pdf | | 42Kb | Adobe PDF | 見る/開く | | 1993paper.pdf | | 1118Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
