|
JAIST Repository >
i. 北陸先端科学技術大学院大学(JAIST) >
i20. 学位論文 >
M-IS. 修士（情報科学） >
M-IS. 2007年度(H19) >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/4357
|
| タイトル: | ウェーブパイプラインプロセッサに適した論理合成アルゴリズムの研究 |
| 著者: | 森田, 智祥 |
| 著者（別表記）: | もりた, ともよし |
| キーワード: | ウェーブパイプライン
遅延差
論理合成
論理段数調整
wave pipelining
differential delay
logic synthesis
logic stage adjustment |
| 発行日: | Mar-2008 |
| 記述: | Supervisor:日比野 靖
情報科学
修士 |
| タイトル（英語）: | Research of logic synthesis algorithm suitable for wave pipeline processor |
| 著者（英語）: | Morita, Tomoyoshi |
| 言語: | jpn |
| URI: | http://hdl.handle.net/10119/4357 |
| 出現コレクション: | M-IS. 2007年度(H19) (Jun.2007 - Mar.2008)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| abstract.pdf | | 32Kb | Adobe PDF | 見る/開く | | jabstract.pdf | | 26Kb | Adobe PDF | 見る/開く | | paper.pdf | | 445Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
