|
JAIST Repository >
b. 情報科学研究科・情報科学系 >
b10. 学術雑誌論文等 >
b10-1. 雑誌掲載論文 >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/4721
|
| タイトル: | 不連続再収斂順序回路の遅延故障に対するテスト生成法 |
| 著者: | 岩垣, 剛
大竹, 哲史
藤原, 秀雄 |
| キーワード: | 遅延故障
テスト生成
不連続再収斂構造
時間展開モデル
部分拡張スキャン設計 |
| 発行日: | 2003-12-01 |
| 出版者: | 電子情報通信学会 |
| 誌名: | 電子情報通信学会論文誌 D |
| 巻: | J86-D1 |
| 号: | 12 |
| 開始ページ: | 872 |
| 終了ページ: | 883 |
| 抄録: | 本論文では，遅延故障に対してテスト生成が容易な順序回路の構造として，不連続再収斂構造を定義し，不連続再収斂順序回路の遅延故障に対するテスト生成問題が，その時間展開モデルの遅延故障に対するテスト生成問題に帰着できることを示す．これに基づき，不連続再収斂順序回路の遅延故障に対するテスト生成法を提案する．提案手法は，2パターンテストでテストできる遅延故障のモデル（パス遅延故障，セグメント遅延故障，トランジション故障など）に対して適用できる．また，本論文では，一般の順序回路に対して提案手法を適用するために，不連続再収斂構造に基づく部分拡張スキャン設計を行う．最後に提案手法をベンチマーク回路に適用し，本手法がハードウェアオーバヘッド，テスト生成時間，故障検出効率の点で有効であることを示す． |
| Rights: | Copyright (C)2003 IEICE. 岩垣 剛, 大竹 哲史, 藤原 秀雄, 電子情報通信学会論文誌 D, J86-D1(12), 2003, 872-883. http://www.ieice.org/jpn/trans_online/ |
| URI: | http://hdl.handle.net/10119/4721 |
| 資料タイプ: | publisher |
| 出現コレクション: | b10-1. 雑誌掲載論文 (Journal Articles)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| 4769.pdf | | 274Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
